 |
|
| 首页 | 技术文章 | 资料下载 | 资料分类 | 最近更新资料 | 免费注册 | 用户登录 | 会员中心 | 新手上路 | 给我留言 | ||||||
|
|
||
 当前位置： 文章首页→DSP→其它→基于DSP的数字锁相技术(二) |
| 基于DSP的数字锁相技术(二)
作者： 来源于：综合电子论坛 发布时间：2007-7-17 15:40:00 |
| 2 用DSP实现的数字锁相 锁相的环节中只有鉴相器的相位检测是由硬件电路完成，其它均在DSP中由软件实现。相位检测的电路如图3所示，比较器U2B和外围的一些元器件构成了一个带回差的过零比较器。回差的大小主要取决于抗干扰考虑，逆变器开关时对控制电路的干扰是非常严重的，要求回差取得较大为好，但过大的回差会造成相位检测误差增大，所以，回差大小的选择需要折巾考虑。实际电路中。过零附近由于干扰的存在，输出为一段电平在“0”和“1”之间反复高频翻转的信号，所以，在程序的相位检测中需要进行去抖动的处理。 频率的大小在程序中是由两次过零信号之间的计数值来确定的，也就是用汁数值来表示的周期值。计数在每个中断周期进行一次，每个计数的单位代表50μs，20ms为400个计算单位，相位差也是由计数得到。程序在进行锁相之前要判断市电的频率是否在正常的范围内，如果超出了范围，则不跟踪市电而使用自己的振荡频率来确定逆变器的输出频率，这时候逆变器输出频率是精度很高的50Hz，但不允许进行旁路切换的操作。为了防止逆变器输出频率过大或者过小，必须对输出周期的计算结果进行幅度限制。同时也应该限制凋整幅度的大小，以避免输出频率的剧烈变化。
PLL子程序的最后还包括了图2中的参考波形发生部分，整个的程序流程如图4所示。
|
|
[] [返回上一页] [告诉好友] [发表评论] [打 印] [ 字体：大 中 小 ] |
| 上篇文章：基于DSP的数字锁相技术(一) 下篇文章：基于DSP的数字锁相技术(三) |
| ∷相关文章∷ |
| · 基于DSP实现可并机的逆变电源 · 基于DSP实现可并机的逆变电源(一) · 基于DSP实现可并机的逆变电源(二) · 基于DSP和FPGA的电视观瞄系统设计 · 基于DSP的过采样技术(一) |
| ∷相关软件∷ |
| 嵌入开发网下载中心Copyright © 2000-2006 www.embed.com.cn. All Rights Reserved . |
