1 数字锁相的算法
    实现相位跟踪的办法很多，一种方法是用市电电压作为同步信号，这种方法实现比较简单，可以在极短的时间内锁定相位，但由于市电电压不是标准的正弦波。将会使频率发生偏差。常用的锁相方式是将相位差转变为电压，再用这个电压去控制一个压控振荡器来实现的。模拟锁相(APLL)和数字锁相(DPLL)的基本结构是类似的，包括鉴相器(PD)、低通滤波器、压控／数控振荡器(VCO／DC0)和分频器4个部分，如图1所示。数字锁相的实现有很多种方法，比如单周期数字PLL的控制等。

    对于UPS来说，基本的锁相电路可以得到一个与输入电压相位频率一致的信号真φo，然后以信号φo去调节逆变器的参考正弦波电压信号。其结果是，输出电压可以和输入电压保持频率一致，但有一个固定的相位差。这是因为受逆变器采样环节、校正环节、输出滤波器及负载等很多因素的影响所致。本文所采用的PLL的结构如图2中虚线框内所示，输入相位信φi为市电相位，反馈相位信号φc为逆变器输出电容电压相位。

    鉴相器输出一个与相位差成比例关系的结果，比例系数为Kd，则有

   
    滤波器的脉冲传递函数设为F(z)，可以采用巴特沃思、契比雪夫等滤波器，也常使用比例积分环节或其他环节来代替低通滤波器。本文采用的是一个比例积分环节，即

    这里，数控振荡器是借用了通常习惯使用的名称，实际上并没有一个振荡的部件，而是一个比例放大环节，φf比例放大后与输入信号周期(Tin)相加得到锁相输出信号周期To=Tin+Koφf，输出相位为φ=Koφf设锁相环外部的环节脉冲传递函数为G(z)，则整个系统的脉冲传递函数为

   
    在这个UPS中，由实际电路和程序确定C(z)的表达式是比较困难的，设计的时候可以根据逆变器的仿真结果近似确定G(z)为一个延时很小的迟滞环节或者干脆忽略其影响。